各學院（部）：
為深入實施創新驅動發展戰略，加快建設具有全球影響力的科技創新中心，根據《上海市建設具有全球影響力的科技創新中心“十四五”規劃》，上海市科學技術委員會特發布2024年度“科技創新行動計劃”集成電路領域基礎研究項目申報指南。
一、征集范圍
專題一、先進光刻
方向1：面向穩定高功率極紫外光源生成的加速器參數自優化研究
研究目標：針對自由電子激光技術生成極紫外高功率光源中由加速器參數非線性誘發的光源不穩定問題，探索新型加速器參數優化機制，實現光源功率穩定性優于5%。
研究內容：研究大規模復雜通信網絡決策優化等理論，發展加速器全局異構參數網絡自調節自優化方法，開發加速器多參數協同優化策略，設計可有效提升高功率極紫外光源生成穩定性的加速器參數自優化方案。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向2：極紫外光源光束穩定性監測與調節研究
研究目標：發展自由電子激光光束穩定性在線監測手段，形成系統性光束診斷和調節方案，實現空間檢測穩定性優于5μm、光強檢測精度優于0.5%。
研究內容：針對電子槍抖動和波蕩器失配等帶來的光源輸出不穩定性，研究自由電子激光光束穩定性在線監測方法，開發光束位置、強度、光斑分布和相位穩定性的同步綜合診斷方法，探索相應的補償和調節機制。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向3：極紫外光刻膠二次電子反應動力學研究
研究目標：闡明化學放大型極紫外光刻膠二次電子誘導光酸產生過程的關鍵影響因素和機制，設計在分辨率20nm、線寬粗糙度2nm條件下靈敏度優于20mJ/cm2的光刻膠配方。
研究內容：研究高能光子激發二次電子誘導光產酸基團（PAG）反應出酸過程中的氣體副產物，測量不同PAG種類產酸反應所需的二次電子能量閾值。研究保護基團與二次電子相互作用對產酸過程的干擾，測量保護基團與二次電子直接反應所需的電子能量閾值和二次電子吸收率。設計相應的高靈敏度配方。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向4：BEUV光源研究
研究目標：研究目標：開展下一代等離子體發光液體靶材篩選，完成基于高功率激光器的光源方案原理性驗證，實現帶內輻射CE>1%、帶內單脈沖功率輸出>20mJ。
研究內容：基于等離子體仿真等搜尋新靶材體系，開展高Z新材料不透明度、狀態方程、激光逆韌致輻射吸收探索和能級軌道輻射譜計算，分析評估最優輻射等離子體溫度、密度。量化分析功率、脈寬、焦斑大小等超強超短激光參數對等離子體輻射譜的影響，設計新靶材液滴發生器系統方案。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向5：基于多場調控的深紫外超分辨光刻研究
研究目標：針對深紫外光刻在先進技術節點的衍射效應限制，開發基于多場調控的深紫外波段（193nm）超分辨光刻方法，實現在單次曝光條件下15nm以下的曝光圖形驗證。
研究內容：研究193nm波段材料光學特性，闡明量子效應對其材料介電特性的理論修正。設計并搭建多場調控曝光系統，分析靜電等外場對納米結構的光局域性能和光化學反應的影響，完成曝光、顯影和圖案轉移。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向6：高分辨共聚物的精準合成與自組裝研究
研究目標：發展微相分離周期小于23nm新型共聚物的合成方法，實現薄膜自組裝的垂直相結構，自組裝圖形關鍵尺寸小于10nm，單批次合成量不少于5g。
研究內容：探索新型共聚物的合成路徑和工藝方案。闡明周期性共聚物形成特征尺寸為亞10nm特定相結構的微相分離規律，實現自組裝結構和微相分離行為的精確調控。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向7：高分辨周期性共聚物微相分離退火研究
研究目標：開發高分辨周期性共聚物的新型退火方法，實現無錯位和圖形倒塌缺陷的導向自組裝線條和六方密排孔圖形，面積≥10μm×10μm、周期≤23nm。
研究內容：針對高χ值共聚物玻璃態轉化溫度高于分子結構分解溫度的問題，研究微相分離和導向自組裝機理，開發高通量、大面積的新型退火方案，形成垂直于襯底的層狀相和柱狀相的低缺陷周期性圖形。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向8：柱狀相共聚物分離膜的分離機制研究
研究目標：開發柱狀相嵌段聚合物離子分離膜的制備方法，制備對包括Cu2+、Fe3+、Na+、K+、Li+等金雜高效截留的嵌段共聚物分離膜，實現單次光刻膠純化后的金雜殘留達到ppb級，分離膜溶液滲透性≥10LMH/bar。
研究內容：研究柱狀相共聚物的微相分離與成孔規律，發展膜孔表面功能化方法。通過對分離膜的精密構筑，實現對溶液中單一/多種離子的快速篩分，建立金雜高效分離的膜通道構筑策略，揭示不同濃度單一/多組分金雜在膜孔內部的差異化傳遞機制，進行光刻膠純化驗證。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題二、未來芯片
方向1：基于低維材料的存算一體電路和芯片設計方法研究
研究目標：構建支持大規模低維材料器件電路仿真的緊湊模型，確立基本數字、模擬電路模塊的設計方法，探索大規模存算一體系統芯片的設計和驗證方法。要求支持基本的參考電流和電壓源、放大器、LDO和8種以上基本門電路，在28nm工藝條件下實現模型漏電流和飽和電流仿真平均誤差≤3%，器件仿真規模≥10K，存算一體系統芯片能效≥500TOPS/W，面積效率≥50TOPS/平方毫米。
研究內容：研究支持低維材料器件大規模電路高精度高速仿真的緊湊級模型選擇、參數提取和模型優化方法。根據低維材料器件的結構和特性，研究各類基本的數字標準單元、模擬電路模塊和存算一體宏單元的設計方法，支持芯片的半定制設計和模塊擴展。針對AI等典型應用，研究集成存算一體模塊陣列的大規模系統級芯片設計方法，演示驗證設計方法的有效性和低維材料器件的優勢。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向2：存算融合的大模型訓推一體架構與芯片研究
研究目標：面向Transformer大模型端側的高效訓練與推理需求，開發基于垂直領域數據集的高效率訓練與推理原型芯片，實現計算精度覆蓋INT4至BF16等，在28/22nm工藝下實現存內計算峰值能效≥50TFLOPS/W（BF16），訓練準確率與GPU訓練偏差小于1%。
研究內容：研究基于存算融合的訓推一體架構和芯片設計，探索低秩稀疏的輕量化片上訓練算法架構協同設計，研制支持混合精度的存內計算核心。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向3：基于AI的三維空間計算處理器系統研究
研究目標：基于神經渲染智能三維空間計算新范式，研發高性能、高能效處理器芯片架構并開發原型芯片，實現1920×1080分辨率下30幀/秒的空間計算速度，功耗低于500毫瓦。在此基礎上研發相應的高效異構智能三維空間計算系統，完成示范性應用演示。
研究內容：探索基于神經渲染智能三維空間計算管線，分析其計算、訪存等方面的特點，研究并行且高效的海量光線（像素）調度和處理方法，研究基于空間局部性和時間冗余性的高效片上存儲系統、高效率神經渲染網絡計算系統，研發智能三維空間計算處理器芯片架構，搭建可用于示范性應用演示的異構計算系統。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向4：三維鐵電疇壁存儲器研究
研究目標：開發兼容CMOS工藝的鐵電疇壁集成技術，制備陣列規模大于128×128、器件良率大于90%的交叉棒存儲陣列，實現64Kb高性能鐵電疇壁存儲原型芯片，為三維鐵電疇壁存儲提供理論和技術支撐。
研究內容：研究鐵電疇壁的導電機理和電疇調控機制，實現邏輯信息的快速寫入和讀出。探明鐵電界面層效應形成機理，提出調節選通管電學特性的理論模型和實驗方法。研究基于自對準工藝的小尺寸器件制備方法，提升存儲單元的一致性和工藝的穩定性，獲得大規模且高良率的交叉棒存儲陣列，并進行可靠性測試研究。根據器件電學特性設計相應的操作電路，開發具備完整存儲/讀取功能的鐵電疇壁存儲芯片。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向5：邊緣光計算研究
研究目標：針對邊緣應用場景對芯片低延時的需求，建立儲備池計算芯片的全光深度架構及集成設計方法，試制邊緣儲備池光計算樣片，實現芯片深度≥3層，算力≥3TOPS，時延≤50ns，實現200Gbps光通信信號非線性補償的能力，誤碼率降低50%。
研究內容：研究邊緣儲備池計算的全光深度架構及集成設計方法，開發深度儲備池邊緣光計算的物理模型并揭示影響其性能的關鍵物理機制。基于集成光子學平臺試制深度儲備池光計算芯片，探索其在光通信信號處理領域的應用。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向6：高精度光子高速張量卷積計算研究
研究目標：發展高精度光子高速張量卷積計算理論方法，完成張量卷積芯片架構設計，突破片上高精度調制、高線性光放大、光子張量卷積計算芯片集成等關鍵技術，試制高精度光子高速張量卷積計算芯片樣片，實現片上信號光放大不低于3dB，光學鏈路插入損耗≤0dB或正增益，張量卷積計算有效精度≥8bit，時鐘頻率≥20GHz，完成典型場景應用驗證。
研究內容：面向智能訓練、自動駕駛、智慧醫療等智能計算領域對于高精度高速率計算的迫切需求，針對光計算芯片片上損耗導致計算精度受限的共性問題，研究高精度光子高速張量卷積計算理論方法與架構設計，實現片上高精度調制與高線性光放大功能。發展光子張量卷積計算芯片集成工藝，完成高精度光子高速張量卷積計算芯片樣片研制。開展芯片性能測試分析以及典型應用場景演示驗證。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向7：神經形態學光信息存儲和處理研究
研究目標：開發適合神經形態學光信息存儲和處理的新型納米復合材料，結合人工智能技術，研究、研發新型神經形態學光信息存儲和處理的理論，發展基于人工神經網絡和人工智能技術的光信息編碼解碼技術，實現超高的信息存儲容量，神經形態學存儲介質的存儲等效容量達到1Pb。
研究內容：開發基于神經網絡與納米光子學的神經形態學光信息存儲和處理技術，實現利用納米光子學材料和技術的低能耗、高通量、高速度的光信息存儲和處理。研發神經形態學光存儲技術的納米光子材料（包括摻雜稀土元素的熒光納米顆粒、納米光子學憶阻材料、拓撲納米光子學材料等），實現基于納米光子學材料的神經形態學的光信息在三維光存儲介質中的編碼和解碼。開發神經形態光存儲的多維光信息編碼算法，結合神經形態學光存儲納米光子材料，構建基于神經形態光存儲技術的信息存儲與處理技術。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向8：超寬帶光電子調制與接收機理研究
研究目標：面向AI算力中心中快速增長的光互連帶寬需求，超前部署研究3.2Tb/s高速超寬帶光互連中的關鍵技術。探索和解決高速電光調制機理、高電譜效率接收原理、高帶寬密度光場耦合、光電融合設計方法等關鍵科學問題。實現硅光器件3dB電光調制帶寬≥50GHz，調制電壓Vpi<5V，3dB光電探測帶寬≥50GHz。開展片上高階調制技術研究，試制硅光發射機樣片，發射樣片單波長數據率≥400Gb/s，直接檢測接收機的單波長數據率≥400Gb/s。探索高密度多通道集成和超高速率傳輸過程中的片上串擾問題，為3.2Tb/s光互連系統的實現提供支撐。
研究內容：基于硅光平臺設計和研制高速超寬帶光發射與接收關鍵器件，突破電光調制效率與傳輸損耗、光電響應度與探測帶寬等內秉矛盾，試制高速光發射和高電譜效率接收機樣片、高帶寬密度光接口器件，實驗驗證光收發芯片互連性能并進行誤碼率測試。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向9：高速無損光交換架構與動態重構機制研究
研究目標：發展大容差異質集成器件設計技術、高性能異質集成工藝、大規模光交換架構設計方法，驗證具備一定規模的無損光交換架構，光交換架構中光開關陣列規模≥8×8，開關插損≤0dB，開關串擾≤-25dB，開關響應時間≤10ns，交換功耗≤5W。
研究內容：面向人工智能對于高速低功耗光交換的需求，針對硅基高速光交換陣列損耗大、規模小的問題，開展異質集成無損耗高速光交換關鍵技術研究。研究大容差異質集成光開關器件設計原理、多材料界面間黏結力高效大范圍調控機理、大規模光交換架構設計、光電融合低功耗光交換方法等關鍵科學問題，發展硅與III/V異質集成大容差設計方法、陣列片上光放大器異質集成工藝和高密度光電共封裝工藝，開展具有一定規模的無損光交換技術探索和架構實現研究，為數據中心和高性能計算提供新的解決方案。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向10：薄膜鈮酸鋰非線性光子學研究
研究目標：探索薄膜鈮酸鋰片上重要微納結構及器件制備技術路線及工藝方案，研制高效率片上非線性器件，薄膜鈮酸鋰波導通信波段處傳輸損耗≤0.3dB/cm，微腔品質因子≥106，刻蝕深度≥1μm，馬赫曾德調制器調制效率≤2V·cm，周期極化波導倍頻效率≥400%/W·cm，絕對轉化效率≥50%@1W，進行非線性頻率轉換等應用驗證。
研究內容：針對干法刻蝕薄膜鈮酸鋰微觀機理和鐵電薄膜疇工程動力學過程中的難題，開展鈮酸鋰刻蝕微觀損傷機理及晶格恢復機制、微納尺度下光與物質相互作用原理、弱光高效非線性增強方法等研究，研究鈮酸鋰光折變效應及直流漂移問題抑制方法、薄膜鈮酸鋰疇工程動力學過程以及微納疇結構制備技術等，開展微納尺度下光與物質相互作用研究，研制低傳輸損耗光波導、高品質微腔、低插損低驅壓電光調制器和高效率片上非線性頻率變換器件，進行非線性光學應用驗證。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向11：硅基二維材料異質集成研究
研究目標：發展硅基二維材料異質集成工藝，開展硅基二維材料異質集成光電子器件制備，單元器件性能指標偏差≤15%。開展異質集成光計算單元和光探測單元的研制，光計算單元損耗≤0.1dB，權重記憶具有非揮發性，位數≥4bits，擦寫速度≤50ns，權重更新功耗達到pJ量級，關鍵問題計算準確度≥95%。光探測單元接收器件響應度≥0.5A/W，可見光波段工作帶寬≥1GHz，通訊波段工作帶寬≥30GHz。
研究內容：針對光計算、光互連等領域對光子集成芯片新的應用需求，研究二維材料與硅基襯底之間的界面工程、異質結構電學和光學性能、異質集成微納器件中二維材料與硅基微結構相互作用機制等，發展高性能二維材料與硅基異質集成工藝，制備具有優異性能和新穎功能的硅基二維材料異質集成光電子器件單元，開展典型應用示范。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題三、先進器件與材料
方向1：二維材料低缺陷大面積生長研究
研究目標：針對二維材料在集成電路先進技術節點中的產業化應用前景，揭示MoS2、WSe2等4英寸單晶和12英寸二維材料薄膜生長機理和最佳工藝實現方法。制備12英寸二維材料薄膜，要求隨機49個區域單元拉曼光譜峰差標準偏差小于0.8cm-1，頂柵晶體管場效應遷移率≥50cm2/V·s，電流開關比≥108，300K溫度下的亞閾值擺幅≤70mV/dec。
研究內容：研究4英寸單晶和12英寸單層二維材料薄膜CVD合成中的低缺陷大面積生長機理，探究前驅體分子對二維材料薄膜生長工藝窗口、生長速率、生長面積、缺陷率的影響機制，探索界面工程、退火工藝等對二維材料薄膜生長面積、缺陷率、電學特性的影響規律，開發4英寸單晶和12英寸低缺陷二維材料薄膜的制備工藝。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向2：鉿基薄膜極化機制和k值提升研究
研究目標：發展鉿基高k介質薄膜的k值和耐久性提升方法，實現鉿基高k薄膜0.6V工作電壓下k值≥60，鉿基鐵電薄膜矯頑電場≤0.6MV/cm、0.6V工作電壓下2Pr≥20C/cm2。
研究內容：針對鉿基高k介質薄膜在DRAM存儲中的應用，建立原位熱場和原位電場晶體結構檢測方法，探索鉿基薄膜鐵電相和反鐵電相轉變以及極化翻轉過程中的熱動力學行為。研究極化電荷動力學行為及其對k值的影響規律，建立晶體結構和極化特性對k值調控的耦合機制。基于物理機制指導和工藝參數調控，發展鉿基薄膜矯頑電場和工作電壓的調控方法以及k值和耐久性的提升方法，建立k值評估的可靠模型。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向3：鈣鈦礦氧化物高介電常數材料與工藝研究
研究目標：面向高介電常數材料鈦酸鍶（SrTiO3）在DRAM存儲器中的應用前景，揭示SrTiO3薄膜的原子層沉積（ALD）成膜機制，制備基于SrTiO3介質材料和ALD方法的金屬-絕緣體-金屬（MIM）電容結構，實現等效氧化層厚度≤0.35nm，漏電流≤3×10-8A/cm2@0.8V，在深寬比為20:1的三維結構表面臺階覆蓋率>95%。
研究內容：研究原子層沉積工藝中SrTiO3前驅體在金屬電極表面成核的理論和實踐方法，探究前驅體分子結構對SrTiO3生長工藝窗口、生長速率和致密性的影響機制，研究元素摻雜、界面工程、退火方式等對薄膜介質和電學特性的影響規律，探究基于SrTiO3高介電常數材料的MIM電容器導電機制，探索SrTiO3基高介電常數材料在高深寬比三維結構表面的填充工藝。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向4：基于ALD工藝的鉿基鐵電材料表征與器件性能提升研究
研究目標：發展鉿基鐵電薄膜和器件的微觀缺陷/結構動態表征方法，實現空間分辨優于80pm的鉿基鐵電相原子結構動態變化表征，發展鉿基鐵電薄膜納米晶結構調控方法，實現薄膜鐵電相占比≥90%，剩余極化強度2Pr≥70μC/cm2，極化衰減≤10%@125℃/10小時，循環特性≥1010@125℃。
研究內容：開發高空間分辨率原位外場表征技術和高能量分辨率譜學技術，研究原子尺度動態ALD工藝鉿基鐵電薄膜的相/疇/缺陷/界面等對極化特性的影響機制。研究ALD工藝中鉿基鐵電薄膜的結構織構化方法以及鐵電相/取向調控方法，鐵電相比例和剩余極化強度提升方法。在原位溫度場下研究器件的喚醒/疲勞/印記效應等，研究微觀結構下的高溫性能退化機制，設計性能優化與可靠性提升策略。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題四、面向集成電路的人工智能應用
方向1：面向集成電路前道量檢測成像的語義分割大模型研究
研究目標：針對集成電路前道量檢測工序對效率和精度的需求，研發基于AI算法的適用于量檢測電鏡設備（如CD-SEM等）成像的語義分割大模型。與傳統基于閾值的圖像分割算法相比，實現5-10倍的計算效率提升，5%-10%的分割精度提升。
研究內容：利用集成電路前道量檢測電鏡圖像及相應語義分割圖像數據庫進行SOTA圖像分割大模型的遷移訓練調優，開發小數據集條件下的數據擴容算法及主動增量學習算法，構建適用于量檢測電鏡成像的快速交互式語義分割大模型。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向2：面向先進硅基器件的人工智能建模及參數優化研究
研究目標：研究基于機器學習的快速精準建模方法，要求建模時間縮減到<1小時，器件電學特性以及其統計分布精度>95%，實現全自動提取>100個模型參數，模型精度>95%。
研究內容：結合先進硅基器件的電學輸出曲線特性，研究多梯度多目標神經網絡架構及采樣策略，建立適合先進硅基器件的人工智能建模方案。研究人工智能算法在先進硅基器件物理模型參數優化方面的適用性，結合數學優化降維等理論，開發具有泛化性的物理模型建模提參方法，應用于不少于2種先進硅基器件的數據建模。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向3：面向導向自組裝工藝的大語言模型研究
研究目標：建立大模型高效微調框架，具備接受不同模態輸入并執行多種任務的能力，兼容至少一種典型高分子動力學仿真模擬方案。在不少于5個典型工藝場景中完成驗證，實現模擬代碼生成成功率≥95%，模擬執行與結果輸出成功率≥75%。
研究內容：研究基于自然語言、參數問答、手繪草圖等形式對嵌段共聚物等關鍵高分子材料以及引導模板的關鍵參數進行定義、描述，構建基于大語言模型的智能模擬仿真系統，提高導向自組裝工藝仿真模擬的易用性。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題五、先進EDA工具
方向1：面向2.5D/3D集成的先進封裝材料及器件寬頻段、寬溫區表征研究
研究目標：研究先進封裝材料及器件寬頻段、寬溫區表征技術，構建先進封裝材料及典型結構/器件多物理場數據庫，開發面向先進封裝的典型器件寬頻段、寬溫區模型及工藝設計包，提高EDA設計的準確性。實現典型材料介電常數、損耗角與實際值誤差小于10%，典型互連線特征阻抗仿真與設計誤差小于5%，設計與測試誤差小于10%。
研究內容：研究單多模去嵌校準算法和基于電容法、傳輸線法和諧振腔法等不同材料表征方法及其改進算法的帶寬局限性，探索混合去嵌建模和材料寬頻段、寬溫區表征方法，研究多步去嵌校準算法、剝離算法、時域反射、頻域反射等器件特征參數準確提取方法，形成表征技術與建模技術相結合修正EDA器件模型方案。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向2：三維集成芯片布局布線EDA算法研究
研究目標：面向三維集成芯片的跨尺度物理設計，研究集成芯片與三維芯片的布局布線方法，實現TSV和凸點布局布線與物理設計自動化算法，優化線長3%以上。
研究內容：圍繞三維芯片的物理實現，研究針對三維芯片考慮物理實現的工藝映射與設計劃分，研究信號完整性、跨片時序分析驅動的布線方法，形成TSV和凸點布局布線與物理設計自動化算法，實現支持自主2.5D/3D工藝的布局布線EDA算法。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向3：面向2.5D+3D集成的電磁-熱-應力多物理仿真研究
研究目標：面向2.5D+3D集成的高性能計算芯片，研究其電磁-熱-應力多物理仿真方法，實現對105量級的互連線規模、5層以上（含shielding層）金屬、芯粒邊緣布線密度不小于460IO/mm的快速建模與仿真，仿真結果相比國外成熟EDA軟件誤差小于5%，計算速度提高50%。
研究內容：研究2.5D+3D集成芯片封裝結構中的電磁-熱-應力場耦合機制，分析芯粒界面耦合機制對2.5D+3D集成封裝性能的影響，開發針對超大規模計算芯片的多物理場仿真工具及系統-工藝協同設計EDA工具。研究2.5D+3D芯片在復雜封裝環境中的可靠性分析方法。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向4：基于多智能體強化學習的集成電路設計優化研究
研究目標：針對復雜多模塊集成電路自動化設計需求，基于多智能體（Multi-agent）強化學習實現多模塊電路設計自動化，所設計電路的FOM值與傳統優化算法相比提高30%以上，算法效率高于傳統算法。
研究內容：針對多模塊集成電路設計特點，合理分割子電路模塊，研究多智能體強化學習中多個智能體相互作用和子電路優化目標自動設置的方法，研究獎勵函數的設置方案和實現算法魯棒性的方法。在多模塊電路原理圖的優化設計基礎上，進一步開發版圖自動設計方法。
執行期限：2025年1月1日至2026年12月31日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
二、申報要求
除滿足前述相應條件外，還須遵循以下要求：
1.項目申報單位應當是注冊在本市的法人或非法人組織，具有組織項目實施的相應能力。
2.對于申請人在以往市級財政資金或其他機構（如科技部、國家自然科學基金等）資助項目基礎上提出的新項目，應明確闡述二者的異同、繼承與發展關系。
3.所有申報單位和項目參與人應遵守科研誠信管理要求，項目負責人應承諾所提交材料真實性，申報單位應當對申請人的申請資格負責，并對申請材料的真實性和完整性進行審核，不得提交有涉密內容的項目申請。
4.申報項目若提出回避專家申請的，須在提交項目可行性方案的同時，上傳由申報單位出具公函提出回避專家名單與理由。
5.所有申報單位和項目參與人應遵守科技倫理準則。擬開展的科技活動應進行科技倫理風險評估，涉及科技部《科技倫理審查辦法（試行）（國科發監〔2023〕167號）第二條所列范圍科技活動的，應按要求進行科技倫理審查并提供相應的科技倫理審查批準材料。
6.已作為項目負責人承擔市科委科技計劃在研項目2項及以上者，不得作為項目負責人申報。
7.項目經費預算編制應當真實、合理，符合市科委科技計劃項目經費管理的有關要求。
8.各研究方向同一單位限報1項。
三、申報方式
1.項目申報采用網上申報方式，無需送交紙質材料。申請人通過“中國上海”門戶網站（http://www.sh.gov.cn）--政務服務--點擊“上海市財政科技投入信息管理平臺”進入申報頁面，或者直接通過域名https://czkj.sheic.org.cn/進入申報頁面：
【初次填寫】使用“一網通辦”登錄（如尚未注冊賬號，請先轉入“一網通辦”注冊賬號頁面完成注冊），進入申報指南頁面，點擊相應的指南專題，進行項目申報；
【繼續填寫】使用“一網通辦”登錄后，繼續該項目的填報。
有關操作可參閱在線幫助。
2.項目網上填報起始時間為2024年9月27日9:00。
四、評審方式
采用第一輪通訊評審、第二輪見面會評審方式。
五、咨詢電話
服務熱線：8008205114（座機）、4008205114（手機）
本校安排：
請依托本校申報的老師，于10月15日16：00前完成網上申報并提交，逾期后填報項目不予以受理。
聯系人：詹偉
聯系電話：55274272
郵箱：usstkjc@126.com
科技發展研究院
2024年9月20日
